Verilog HDL 快速入门4：always进程、条件、判断、循环语句，函数、任务模块

目录

一、两种 always 进程

二、if-else 语句

三、case 语句

三、loop 循环语句

四、verilog 其他子模块

---

一、两种 always 进程

注意：

1、敏感列表里的变量变化时才触发 always 块（* 代表全部变量）

2、例子中的时序进程中：对上升沿、下降沿敏感

二、if-else 语句

和 c 语言一模一样哦！

三、case 语句

case 语句衍生的语句

三、loop 循环语句

四、verilog 其他子模块