对于以FPGA方式进行硬件的编程与设计，大概的结构和CPLD很相似。不同之处在于其组合逻辑的表示部分用的是一个look up table 而不需要经过门电路进行组合逻辑的编程设计，只需要知道组合逻辑的真值表就可以了，其logic element结构如下所示
多个logic elements可以集合成一个logic block，Logic element之间由输入和输出的总线连接起来，顺便将这些总线接到block之间的总线上这样就可以将多个block连接起来组成一个系统了，结构如下图所示：
其中interconnection的连接方式是在两条信号线交叉的节点上加装一个Switch matrix的结构，如下所示。通过控制图中的6个三极管开关状态可以改变连接的逻辑