sublime verilog 常用代码演示
说明：为了方便大家代码开发，提升编码效率，方便统一格式，每天利用碎片时间开发一些常用模板。
① 快捷键：hd 生成head模板
② 快捷键 module / modulepara 生成module模板
③快捷键 param notes 定义参数和信号注释
④快捷键 pa parameter模板
⑤快捷键 re reg 一位宽信号模板
⑥快捷键 reb reg 定义多位宽信号模板
⑦快捷键 wi wire 一位宽信号模板
⑧快捷键 wireb wire 定义多位宽信号模板
⑨快捷键 main code 功能逻辑代码区注释
⑩快捷键 always asyn 异步模板
⑪快捷键 always syn 同步模板
⑿快捷键 testbench 生成仿真模板
⒀快捷键 make debug 生成make debug模板