一:本章概述
一 主存储器
MAR:Memory Address Register
MDR:Memory Data Register
二存储器芯片的基本结构
片选 线两种模式:高电平有效，低电平有效。
存储字长对应数据线条数。
8K*8位，地址线13根，数据线8根。
三寻址
一.半导体存储器RAM
半导体随机存取存储器
访问的时间与访问地址无关。
SRAM:静态随机存取存储器
DRAM:动态随机存取存取器。
DRAM的刷新
1.多久需要刷新一次? 刷新周期 一般2ms
2.每次刷新多少存储单元？以行为单位，每次刷新一行存储单元。
----为什么要用行列地址？减少选通线的数量。
3.如果刷新？有硬件支持，读出一行的信息后重新写入，占用1个读/写周期。
4.在什么时刻刷新？
假设DRAM内部结构排列成128*128的形式，存取周期:读/写周期0.5us
2ms共2ms/0.5us=4000个周期。
思路一:每次读写都刷新一行
—>系统的存取周期变成1us
前0.5us时间用来正常读写。
后0.5us时间用来刷新某行。
思路二:2ms内集中安排时间全部刷新
—>系统的存取周期还是0.5us
有一段时间专门用来刷新
无法访问存储器，称为访存‘死区"
思路三:2ms内每行刷新1次即可
-》2ms内需要产生128次刷新请求
每隔2ms/128=15.6us一次
每15.6us内有0.5us的“死时间”