大位宽超前进位加法器
无疑就是位数较多时的超前进位加法器,是用超前进位加法器实现的。
1. 串行进位加法器
- 半加器:不包含进位的加法器,需要两个门实现。

S=X⊕YC=X∧Y
- 全加器:包含进位的加法器,需要五个门实现。

S=a⊕b⊕cinC=a∧b+a∧cin+b∧cin或C=a∧b+(a⊕b)∧cin
- 串行进位加法器使用全加器实现的,由N个一位加法器串联而成,第i级的用来产生第i+1级的进位。但是这种结构的特点是结构直观简单,运行速度慢,最坏情形下关键路径的延时较长。

串行进位加法器的延时:T=TFA(x,y−cout)+(k−2)∗TFA(cin−cout)+TFA(cin−s)
2. 超前进位加法器
超前进位加法器就是利用进位产生项和进位传播项实现的,改进的串行进位加法器,一种优化,改变了进位的计算方法,提升了加法器的速度。
具体实现方法:
分析Si=Ai⊕Bi⊕Ci和Ci+1=Ai∧Bi+(Ai⊕Bi)∧Ci
令进位产生项Gi=Ai∧Bi,进位传播项Pi=Ai⊕Bi
得到:Si=Pi⊕Ci和Ci+1=Gi+Pi∧Ci

举个简单的例子,用超前进位加法器实现4位加法:
C1=G0+P0∧C0C2=G1+P1∧C1=G1+P1G0+P1∧P0∧C0C3=G2+P2∧C2=G2+P2∧G1+P2∧P1G0+P2∧P1∧P0∧C0C4=G3+P3∧C3=G3+P3∧G2+P3∧P2∧G1+P3∧P2∧P1G0+P3∧P2∧P1∧P0∧C0

可得出:每个进位的值均只与输入有关。
但也有不足:当展开的项数越多,电路扇入变大,复杂度增加,速度减慢,通常超前进位加法器4位为单位,便可以形成多位进位加法器啦,即大位宽超前进位加法器。
3.用超前进位加法器实现16位加法器
对C4再进一步处理C4=G3+P3∧C3=G3+P3∧G2+P3∧P2∧G1+P3∧P2∧P1G0+P3∧P2∧P1∧P0∧C0
令P=P3∧P2∧P1∧P0
G=G3+P3∧C3=G3+P3∧G2+P3∧P2∧G1+P3∧P2∧P1G0,因为P和G均与输入有关,C4=G+P∧C0,这是一个单位,改变下形式:此P0非彼P0,P0=P3∧P2∧P1∧P0此G0非彼G0,G0=G3+P3∧C3=G3+P3∧G2+P3∧P2∧G1+P3∧P2∧P1G0C1=G0+P0∧C0正如下图所示:

便可形成16位加法器了:

进而可以形成更加复杂的加法器:

4.致谢
文中部分图片来自中国科学院微电子研究所梁利平老师的课件,特此感谢。