增强型II嵌入式1553B总线开发板是在普通型嵌入式1553B总线开发板以及增强型I嵌入式1553B开发板的基础上，经过增强型改进设计，增加了多路用户通用IO接口，极大的方便了用户在开发板上进行二次开发，开展工程设计。此套系统所具有的硬件资源以及软件资源相当丰富，提供了包括1553B总线BC模式、RT模式以及相应中断模式等多个实验项目，提供了完整的硬件系统原理图、软件实验代码和常用的外围端口资源，同时开发系统的硬件构成解析以及软件代码讲解都非常详尽，这样使得初学者、初步开发者能够很快的掌握如此复杂、如此深奥的1553B总线以及SOPC等方面的相关知识。
增强型II嵌入式1553B开发板同样是以1553B总线通讯控制器协议芯片61580S3为核心，提供了双通道单功能MIL-STD-1553B总线接口，同时可以通过与通用IO口复用，分出一路UART接口。核心控制器件为Atera Cyclon 系列FPGA，提供一个灵活的控制与设计开发平台，主控CPU 为FPGA内嵌NIOSII 32bit CPU，自定义控制接口。
同时增强型II嵌入式1553B开发板完全可以作为公司、高校以及各大研究院所的研究和教学工具。另外增强型II嵌入式1553B开发板在硬件设计方面充分考虑了EMC、EMI以及散热等因素，最大限度的引出了系统的所有端口资源，用户可以直接作为一个功能模块内嵌到用户的目标产品中，因此可以大大缩短用户的1553B总线系统的开发周期。
1.2特点
开发板所提供的SOPC的应用开发平台，可以实现嵌入式软核CPU –NIOS ii ，随意定制用户接口、随意设计外设接口。
1.2.1开发板的硬件资源包括：
- 双冗余1553B总线通道
- 1553B模块可以配置实现BC,RT,MT功 能。
- 变压器耦合和直接耦合两种耦合方式可选。
- 外部RT地址可编程
- 一路系统串口UART
- 一路与GPIO复用的备用串口（包括TTL电平信号以及RS232信号电平）
- 128M SDRAM 动态内存
- 16M Flash 存储
- 内部PLL可倍频到100M Hz
- JTAG以及AS调试与下载口
- 多达40多个通用用户IO
- 温度范围：-40℃到 85℃；
1.2.2主要原器件介绍
- 15万门 Atera cyclone 系列FPAG
|
芯片特性 |
EP1C6Q240C8 |
|
LEs |
5980 |
|
M4K RAM BLOCK |
20 |
|
TOTAL RAM BITs |
92160 |
|
PLLs |
2 |
|
Maximum User IO Pins |
185 |
- 美国DDC公司完全兼容的 BU61580（BU61581）1553B协议转换芯片
- 双路1553B总线收发模块
- 完整的1553B双余度总线控制器（BC）、远程终端（RT）以及监测终端（MT）
- 与主机和外部存储器灵活的接口方式
- 16M/12M可选择的时钟工作频率
- BC和RT方式的多消息处理能力
- DIP70封装等等
- 隔离变压器 PW-DB2725
- 4MB（128MBits）高速SDRAM
- 一片4M*32Bit SDRAM，最高时速166MHz读写速度
- 4MB （32M bits）快速Flash
- 一片4M*8bit 读写速度为90ns
- 1553B总线电缆接口
- 实现与各个终端的物理连接，为了节省成本，采用DB9接口设计。
- 9针RS-232串口
- 实现与计算机的数据通讯，辅助调试，结果输出等功能。
- 电平转换电路 NH245
- NH245实现5V电平与3.3V电平的双向转换
- 拨码开关
- 拨码开关设置POLARITY_SEL,控制RD/WR 高低有效的状态，当POLARITY_SEL=1时，RD/WR读使能，当POLARITY_SEL=0时，RD/WR写使能；同时也负责RT的地址以及奇偶校验配置
1.2.3开发板示意图以及机械尺寸
图1 增强型II嵌入式1553B开发板示意图
图2 增强型II嵌入式1553B开发板PCB布局图以及机械尺寸