xilinx 7系列 外部时钟如何接入FPGA

 

原理图示例如下（单端时钟输入）：

注意点：

需要通过MRCC或者SRCC属性的管脚输入，此属性的管脚时钟输入可以连接到全局时钟，MMCM/PLL。如果是单端时钟输入，连接到P属性的管脚，如果是差分输入，则接入P和N。