同步预置法
- 根据模11的原理设计电路图，初值为0000，最后一个数字1010，则将QA和QC端连接到与非门到置位端（电子科大的数电慕课）
- 只需要对CLK进行参数设置，这点在仿真上还算简单。
我设置时钟参数时发现仿真结果QA和时钟边沿未能实现对齐，只好改用count实现功能。仿真时间2us，间隔50ns，则总共可以观察20个波形，修改END TIME为2us - 初值为0101，当为1111时输出进位信号RCO=1，取反后输入进置位端，将输入ABCD的初值加载进来
- 模24计数器，从预置初值0000 0001到检测终值0001 1000，Z是进位输出
反馈清零法
- 利用CLR端，163是同步清零，可以从波形图中看出
- 161与163管脚相同，异步清零
多次预置法
- 电路简单，设计更复杂
二进制状态器的译码输出
-
尖峰问题，翻转时延不同，短暂变化出现在有效时钟边缘，译码的毛刺
-
消除毛刺增加一个寄存器，稳定了在有效边缘才能形成输出，在毛刺边缘增加寄存器或触发器