最近，在lattice DDR3 IP核的仿真上煞费苦心，主要是第一，modelsim编译文件报错，通过参考https://www.cnblogs.com/fhyfhy/p/5259722.html该大神的博客，找到了些眉目；第二，不知道那个是控制器的文件，通过仔细查找内容，发现在xxx_beh.v文件中有多个module,这个主要是我不仔细。好了上图
Project_structure
将所有文件都添加进工程，注意
1）在ddr3_dimm_32.v 中添加 `include “tb_config_params.v”,如图：
2）在MY_DDR3_beh.v中添加`include "ddr3_sdram_mem_params.v"（474行），如图：
修改这两点后，就可以仿真了。
说明：其中MY_DDR3.v中有许多module,总体来说，对照UG中下面的这张文件说明图来说，MY_DDR3.v就是用来模拟IP核控制器的，DDR3_sdram_mem_top.v是他的端口封装文件，ddr3.v和ddr3_dimm32.v是用来模拟ddr3的Memory硬件实体的，其他的文件对照下面的图都很容易找到。