计算机层次化存储结构
Cache(高速缓存)
是位于CPU和主存储器DRAM（Dynamic Random Access Memory）之间，规模较小，但速度很高的存储器，通常由SRAM（Static Random Access Memory 静态存储器）和控制部分组成
Cache中的地址映射方法
- 直接映像：主存的块与Cache中块的对应关系是固定的
- 全相连映像：允许主存任意一块可以调入 cache的任一个空间
- 组相连映像：将cache的块再分成组
替换算法
当Cache产生了一次访问未命中之后，相应的数据应同时读入CPU和Cache。但是当Cache已存满数据后，新数据必须替换（淘汰）Cache中的某些旧数据。最常用的替换算法有随机算法、先进先出算法（FIFO）和近期最少使用算法（LRU）