参考

ug476

方法

验证平台为Xilinx ZC706开发板,xc7z045型号,收发器为GTX类似于xc7k325t,SATA3.0~SATA1。0的GTX配置均采用vivado的默认设置,数据宽度为16-20位,采用CPLL,CPLL VCO频率为3GHZ,N1=5,N2=4,M=1,D=1(SATA3.0),2(SATA2.0),4(SATA1.0),
基于FPGA的SATA Host速度协商和OOB实现
TXOUTCLKSEL在SATA1.0时为100b,剩下为011b,
基于FPGA的SATA Host速度协商和OOB实现
RXCDR_CFG取一下表格中的值,RXOUT_DIV,即D=1(SATA3.0),2(SATA2.0),4(SATA1.0),
基于FPGA的SATA Host速度协商和OOB实现
上述几组参数对应的DRP地址为,

相关文章:

  • 2021-07-14
  • 2022-01-24
  • 2021-05-14
  • 2021-08-31
  • 2021-10-06
  • 2021-06-20
  • 2022-12-23
  • 2021-08-24
猜你喜欢
  • 2021-12-22
  • 2021-12-10
  • 2022-12-23
  • 2022-01-09
  • 2021-04-29
  • 2022-12-23
  • 2021-09-06
相关资源
相似解决方案