在Quaturs编译verilog后使用Modelsim对编译的代码进行波形仿真，会遇到无法出现波形的几种情况，分析如下：
*1.在testbench平台添加测试文件后为给文件命名
2.未将testbench文件添加在被仿真的文件下
相关文章：
猜你喜欢
相关资源
相似解决方案
热门标签
在Quaturs编译verilog后使用Modelsim对编译的代码进行波形仿真，会遇到无法出现波形的几种情况，分析如下：
*1.在testbench平台添加测试文件后为给文件命名
2.未将testbench文件添加在被仿真的文件下
相关文章：