Bandgap Reference with inaccuracy of +0.64% in 16nm FinFET文章解读

         接下来会参与到14nmFinFET电路设计；由于之前从事过14nmFinFET器件模型的工作，14nm对我来说不算是新工艺，不同的是，现在需要从电路设计者来考量问题。
         该章节介绍了Sub-1v BandGap电路在16nmFinFET工艺实现的新方案。为了减少芯片面积，采用了40级Stack-Gate方式，并提出一种新的无面积损失的版图方式来实现该电路设计。本文基于TSMC 16nm FinFET工艺设计了两种带隙基准电路。第一种方案，在无 trimming的条件下实现小面积(area:0.0023mm2),达到中等精度(3sigma=1.67%) 。第二种方案略微增加面积(area:0.013mm2)而实现较高精度(3sigma=0.64%) 。两种BandGap电路均具有良好的温度特性，在-40~125 TC特性<35ppm/C，如table1所示，相比之下，拥有最小的面积或最高精度。