在HLS优化卷积运算时，乘累加运算是核心计算单元，最近在实践中发现，当数据类型为int和ap_fixed，时钟周期为8ns时，综合后时序正常，但是当数据类型是short或者ap_int<16>时，时序不满足，如下：
可以发现，mul、add、add三个运算在一个时钟周期内完成，从而造成该关键路径超出8ns，那么如何插入寄存器呢？经过几天的探索，终于找到解决方法：
首先定义上述函数，实现用寄存器打一拍
通过Reg函数对乘法输出打一拍，这样综合后时序达标
参考博客：
https://blog.csdn.net/linbian1168/article/details/104357490
相关文章：