** VIVADO高亚军老师时序分析–学习笔记（1）
先是基础知识：
以下两种时序的模型：
数据的到达时间以及计算公式：
目的寄存器的时钟到达时间：
目的寄存器D端口数据有效时要求的时序：time-set up 要在捕获沿前Tsu时间到达
数据保持时间的要求以及计算公式：
建立时间的余量：setup slack 图示
保持时间的余量：hold slack 图示
余量的计算公式：
建立时间不足：可能数据延时太大。保持时间不足：可能目的寄存器的时间延时太大了。
FPGA系统时钟频率的确定：要大于Tco+Tdata+Tsu之和。
下面是总结：