文章目录
一 存储系统的基本概念
1、存储器分类
2、存储器的层次结构
3、半导体存储器组成
- 半导体存储器的基本组成
线性译码就是只有一个译码器，缺点是存储体难以实现。多重译码就是有多个译码器。 - 半导体存储器的抽象逻辑
注意下面两条写的，俩线与内部的换算。
4、半导体存储器的底层逻辑
4.1 静态RAM存储元结构
存储元：底层电路里一个基本的单元电路。一个存储元可以存储一位数据。
触发器 连接、负载连接、门控连接。（上图）
存储一位二进制数需要6个三极管（触发器工作原理）。
4.2 静态RAM基本电路
4.3 静态RAM读写过程
位线：只传一位数据的线。
读——
写——
//看不懂图复习视频~
4.4 静态RAM芯片举例——英特尔2114
存储容量：1K×4，即地址线10线，数据线4位。
地址线是单向的！而数据线可读可写是双向的！
注意：CS是片选端，有效时，电路会工作。以后会讲。
WE是“写有效”，它只有两种状态，要么写有效，要么“读有效”。
4.5 动态RAM：三管
静态RAM又称SRAM，动态RAM又称为DRAM。
DRAM因为有个预充电过程，所以读出速度比SRAM慢。
4.6 单管DRAM
电路结构越简单，容量越大！现在用的DRAM几乎都是这种。
4.7 动态RAM的刷新 + Intel 1103
- 动态RAM的刷新
原因：利用极间电容存储数据，电容会自放电
周期：2ms，超过2ms不重新写入，原数据不可读
方式：按行（或列）完成，即一次刷新完一行（或一列）
（1）集中式刷新
集中一段时间逐行刷新完整个存储阵列（由于刷新时无法进行读写操作，此段时间亦称为死时间）
特点：实现简单（定时电路按时触发）、存在死时间
（2）分散式刷新
扩展每个存储周期，读写操作后自动刷新一行（因此新的存储周期是原来的2倍）
特点：对外无死时间、速度变慢、刷新操作过于频繁 - 英特尔1103
4.8 DRAM刷新
死时间率：这个系统有3.2%的时间无法工作。
第二种方式消除了死时间率！
4.9 静态RAM vs 动态RAM
最基本的，他俩都可以 读和写 ！