PS：截图部分来自“中国大学MOOC–华中科技大学–数字电子技术基础”课程。
编码器的由来
在数字系统中，为了将现实的事件加以区分，于是将不同事物用不同的二进制数表示。
编码器分类有普通编码器和优先编码器。
普通编码器
普通编码器电路设计简单，但是对用户不友好，因为它要求各个输入信号是互相排斥（当且仅当一个输入为1，其余都为0），这要求复杂的电路来保证这一点。如果多个信号同时有效，那么就会出现编码重叠。
如下是8-3编码器
优先编码器
根据事件的紧急程度，事先规定好输入信号的优先级别。编码时，编码器只对优先级别最高的信号进行编码，这样即便同时输入了几个有效的信号，得到的编码也是正确的。
例子：8421BCD码编码器。
10个输入
编码器的集成电路芯片型号：
例子是CD4532，该芯片为高电平有效。除了输入输出端，还有EI（输入使能端），EO（输出使能端），GS（工作状态输出端），便于进行级联拓展。
状态：
1） Y1 = Y2 = Y0 = 0， GS = EO = 0，EI = 0， 编码器处于高阻态。
2）EI = 1，编码器进行编码
级联
译码器
编码器把不同事件的信号转换为编码，译码器把编码还原为对应时间的信号，二者互为逆运算。特别的是，译码器的每个输出信号是输入信号的一个最小项，如下的74LS153（这是个4-16数据选择器）:
74LS153又两个4路选择器组成，两个选择器共用A，B选择端，每个选择器有c_0, c_1, c_2, c_3四个数据输入端，以及Y输出端。
可以考虑用数据选择器或译码器来实现组合逻辑函数。这是什么意思呢？如三输入表决电路F = AB+AC+BC，一种做法是用与门和或门构造，另一种方按是用一片74LS153来是实现这个表决电路，如下图是三人表决电路的真值表：
可见F由4个最小项组成，芯片可以作为输入端的端口有ABC..共6个输入，那么我们可以固定其中某些变量的值，使得Y的输出与F等价。那么如何确定哪些变量要被固定为哪些值呢？
比较法
如图：
由此，四个C，c_0= 0，接地；c_3 =1，接电源+5V。接线如下：
如何选择数据选择器？
一个方法是若函数F有n个变量，那么选择有n-1个选择端的数据选择器（余下一个变量可以是数据输入端来代替）。
二-十译码器
（未完成）
显示译码器
（未完成，有空填坑）