vivado HLS 入门
简介
本篇为对函数接口的综合,即将C函数的接口“翻译”为verilog的module的接口;
接口综合
12 接口综合 基本介绍
接口的映射关系
none相对于hs 就是减少了module的一组握手信号
in_out的指针会被综合成input和output,vld相当于这个三态门的输出使能信号
13 对数组的处理
分两种,数组作为顶层函数的形参和内部子函数的形参,本节为顶层函数接口的形参为数组情形
示例
ram相关信号与时许
fifo相关信号与时许
14 端口(接口)的优化
对资源进行约束以达到效率(latency)和复杂度(端口个数)的平衡