Verilog常用语句

1、Verilog生成锁存器


2、循环语句

3、结构说明语句

3、任务与函数



4、系统函数与任务

5、编译预处理

5.1 `define宏定义

5.2 include文件包含

5.3 时间尺度

5.4 条件编译命令

小结：


6、UDP用户定义原语