skew_channels.v

注意:main_stream_processing中的模块都是能支持1/2/4lane的

根据协议2.2.1.6 Inter-lane Skewing
github上hamsternz/FPGA_DisplayPort 的VHDL源码分析(六)

每路lane延迟两个符号。由于后级GTP入口为20bit(两个符号),所以在此延时1个20位即可

 

相关文章:

  • 2022-12-23
  • 2021-10-19
  • 2021-10-29
  • 2022-12-23
  • 2022-12-23
  • 2022-12-23
  • 2022-02-14
  • 2021-11-08
猜你喜欢
  • 2021-05-23
  • 2021-06-01
  • 2021-11-30
  • 2021-12-09
  • 2021-10-31
  • 2022-01-07
相关资源
相似解决方案