一、芯片资料
1)24位分辨率，差分输入，采用REF5025基准。
2)引脚控制，双通道，A0进行选择，DOUT配置不能为模拟输入，其他3个都可以，仅针对AD测试板。
3)AD基准电压/2^24-1,然后乘以AD返回值。
二、数据格式
| 输入信号Vin（AINP-AINN） | 理想输出 |
|---|---|
| ≥±0.5Vref/GAIN | 7FFFFFh |
| (+0.5VREF/Gain)/(223 – 1) | 000001h |
| 0 | 000000h |
| (–0.5VREF/Gain)/(223 – 1) | FFFFFFh |
| ≤ –0.5VREF/Gain | 800000h |
三、数据时序图
DOUT下降沿触发读取数据开始标志，SCLK变高正式开始获取数据。在t7时间内必须读取所有数据，因为在t6时间内不能读取数据，t6是数据更新时间，t6之前要保持DOUT拉高，所以在Figure35中可以看到读取完最后一个数据之后强行拉高DOUT。
四、误差消除
任何时候都可以进行误差校准。这个过程需要至少需要2个SCLK，第25个SCLK会把DOUT拉高，然后在第26个SCLK的下降沿触发校准，校准期间尽量减少SCLK的活动，校准完成以后，DOUT拉低，开始读取数据。在ADC和内部校准的时候，外部模拟输入引脚是断开的。
五、共模电压与差模电压
设差分信号有两个，v1、v2，共模信号为Vcom，差模信号为VDiff。
共模信号：就是这两个信号共同拥有的那部分：（v1+v2）/2；
差模信号：就是这两个信号各自拥有的那部分：对于v1，（v1-v2）/2；
对于v2，-（v1-v2）/2；
所以v1、v2分别表示为共模信号和差模信号之和。