可以使用内部振荡器在 VHDL 中设置时钟吗？答案

【问题标题】：Can a clock be set in VHDL using an internal oscillator?可以使用内部振荡器在 VHDL 中设置时钟吗？
【发布时间】：2017-05-30 06:34:36
【问题描述】：

我正在尝试学习 VHDL，我正在为串行数据编写一个简单的发送器。但是，我遇到了一个问题——我需要一个时钟来运行它，而我的 FPGA (MAX II) 的数据表是这样写的：

MAX II 器件的内部振荡器输出：3.3-5.5 MHz

那么有没有办法可靠地设置FPGA内部振荡器的频率呢？如果有，你如何有效地做到这一点？

谢谢！

【问题讨论】：

大多数 FPGA 板提供至少一个（通常是多个）不同频率的晶体振荡器，并且许多 FPGA 提供时钟模块（DCM、PLL）来对这些频率进行乘法或除法以获得您需要的频率。
@BrianDrummond 但正如我所说，我的 FPGA 似乎有一个频率范围内的振荡器。手册中的一句话：“这仅由 CPLD 确定，范围为 3.3 MHz 至 5.5 MHz。”我没有找到有关如何实际确定该频率的信息。
那我相信你不会。它介于这些值之间，具体取决于电压、温度和 FPGA 工艺参数。正如您所引用的：“仅由 CPLD 确定”。如果您需要特定频率，请自行提供。
Using the Internal Oscillator in Altera MAX Series, App Note 496。频率将取决于硅工艺。无法设置频率。
@BrianDrummond 非常感谢。

标签： vhdl fpga

【解决方案1】：

不，无法设置内部振荡器的频率。它很可能是芯片中内置的 RC 振荡器，因此其频率很大程度上取决于硅工艺变化和温度。

如果您需要更精确的内容，则需要在 CPLD 外部。

【讨论】：