Xeon Phi 之间的延迟答案

【问题标题】：Latency to/from Xeon PhiXeon Phi 之间的延迟
【发布时间】：2014-06-25 16:34:00
【问题描述】：

将“少量”数据（如几 kb）从 CPU 缓存移动到 Xeon PHI 等协处理器的典型延迟度量是什么？我假设回程将花费类似的时间，但如果不是，请在您的回答中说明。

我知道这取决于很多事情，但我只是在寻找数量级的数字，我没有类似的设置来测试。

【问题讨论】：

【解决方案1】：

恐怕这个问题，因为你问它真的没有答案。您可以询问 PCIe 总线的原始带宽和延迟是多少，但这并不能真正告诉您任何信息。而且您不会真的想将一个单词读入处理器的缓存中，然后将其发送到协处理器。您希望尽可能让处理器本身远离这一切。至少，在你提出这样的问题之前，你需要知道的是我使用什么协议来移动数据，数据在哪里以及数据传输有多大。如果您想特别了解英特尔至强融核协处理器，我建议您阅读Intel® Xeon Phi™ Coprocessor System Software Developers Guide。（我不能谈论任何其他架构——我对那里一无所知。）但是系统软件开发人员指南比您现在想要或需要的详细得多。但是，如果您想大致了解发生了什么，我会告诉您英特尔至强融核协处理器主要使用称为 SCIF 的东西在主机和协处理器之间进行通信，您可以在 Rezaur 的书 Intel® 的第六章中找到基础知识Xeon Phi™ 协处理器架构和工具：应用程序开发人员指南（如果您只想阅读该章节，可以在 Google 书籍中找到。）正如我所说，我无法与任何其他架构交谈。我只是不知道。但我相信你可以在那里找到信息。

【讨论】：

【解决方案2】：

数据不会从主机的缓存传输到协处理器。它可以从主机的内存传输到协处理器的内存。请记住，这不会发生在本机执行中。它只能在卸载模型中实现。

现在，如果您想对数据传输速度进行基准测试，这将取决于您的主板和 PCIe 总线带宽/延迟。

【讨论】：