【发布时间】:2014-01-05 10:25:25
【问题描述】:
我正在尝试理解 VHDL 代码。这里是:
procedure write_reg (L : inout line; reg : reg_index) is
begin
write(L, 'R');
write(L, reg);
end write_reg;
when sp_func_movi2s =>
write_special_reg(L, Rtype_rd); write(L, string'(", "));
write_reg(L, rs1);
when sp_func_movs2i =>
write_reg(L, Rtype_rd); write(L, string'(", "));
write_special_reg(L, rs1);
when sp_func_movf | sp_func_movd =>
write_freg(L, Rtype_rd); write(L, string'(", "));
write_freg(L, rs1);
when sp_func_movfp2i =>
write_reg(L, Rtype_rd); write(L, string'(", "));
write_freg(L, rs1);
when sp_func_movi2fp =>
write_freg(L, Rtype_rd); write(L, string'(", "));
write_reg(L, rs1);
我无法理解代码在这里试图做什么。你能告诉我它是做什么的吗?谢谢。
【问题讨论】:
-
这不是一个完整正确的 VHDL 片段,所以可能不是。第二块是 case 语句的一部分。
-
@BrianDrummond 完整的代码太大了,所以我没有放在这里。我想了解那个案例陈述中发生了什么。
标签: vhdl