【问题标题】:VHDL Testbench over simulateVHDL 测试平台过模拟
【发布时间】:2015-05-02 13:10:58
【问题描述】:

为什么要在 VHDL 中创建测试平台/测试平台?坐下来在模拟器中操作信号以确保 VHDL 代码正常运行不是同样好吗?

【问题讨论】:

标签: vhdl testbed


【解决方案1】:

创建一个测试平台。

  1. 您可以随时重新运行它,并随着设计的发展对其进行扩展。
  2. 您可以进行自我检查 - 将输出与预期值进行比较,在出现任何问题时断言,并报告任何错误的摘要。
  3. 如果设计太大而无法测试每个输入值,您可以使用完整的编程语言生成综合测试或随机测试
  4. 您可以读取 Matlab 或其他任何生成的文件,并将结果文件写入 Matlab 中处理和显示以证明其准确性
  5. 除非自检报告错误,否则您无需仔细查看波形,然后显示所有信号以供进一步调试。
  6. 您可以使您的测试半自动化甚至全自动。
  7. 即使您不执行上述任何操作,一个仅驱动输入并且您必须检查波形的最小测试台也可以作为以后更好的基础。
  8. (感谢 Morten)您可以快速修改现有测试用例以在仿真中重新创建报告的错误,从而让您全面了解信号并加快修复速度。
  9. VHDL 测试平台通常是可移植的,(我所知道的一种例外情况是读取/写入二进制文件,但文本文件是可以的),因此您不会被一个特定的工具链卡住。

【讨论】:

  • X。您可以快速修改现有测试用例以在仿真中重新创建报告的错误,从而让您全面了解信号并更快地修复。
  • Y:当您的设计变得更大时,您可以在集群上自动并行运行多个测试用例以加快速度。 Z:您可以获得很好的统计数据,例如代码覆盖率报告,让您清楚地了解您尚未完全测试的设计部分。
【解决方案2】:

我完全支持你,伙计。当我测试我的设计时,我肯定只是强制发出信号。测试台仅对两件事真正有用。

  1. 通讯
  2. 大型测试

解释:

  1. 您打算如何向其他人展示您的硬件工作正常?你打算坐在那里操纵每个输入然后运行吗?编写自动化测试台或强制文件(在查看器端)效率更高且耗时更少。

  2. 如果您想测试一百个不同的随机输入怎么办?或者从文件中读取输入?测试台测试台测试台。

【讨论】:

    猜你喜欢
    • 1970-01-01
    • 2019-04-23
    • 1970-01-01
    • 1970-01-01
    • 1970-01-01
    • 1970-01-01
    • 1970-01-01
    • 1970-01-01
    • 1970-01-01
    相关资源
    最近更新 更多