【问题标题】:What is wrong with the syntax in this assign statement?此分配语句中的语法有什么问题?
【发布时间】:2020-02-27 22:20:22
【问题描述】:

这里的语法有什么问题? 编译时出现错误提示:

连续赋值语法错误

module CONTROLROM(in, out);

input wire [63:0]in;
output wire [6:0]out;

assign out = 0000000'b7;

endmodule

【问题讨论】:

    标签: syntax compiler-errors syntax-error verilog assign


    【解决方案1】:

    你在一个他们从右到左书写的国家。

    7'b0000000

    【讨论】:

      猜你喜欢
      • 1970-01-01
      • 2011-04-30
      • 1970-01-01
      • 2020-06-27
      • 2023-03-31
      • 1970-01-01
      • 1970-01-01
      • 1970-01-01
      • 1970-01-01
      相关资源
      最近更新 更多