【发布时间】:2020-06-03 12:18:11
【问题描述】:
这句话来自“uvm users guide 1.1”第20页:
“在 SystemVerilog 中,一个重要的使用模型是将随机约束添加到事务类型。这通常通过继承来完成——获取派生对象并将约束添加到基类。这些 可以通过派生一个新类来进一步修改或扩展约束,依此类推。支持这种使用 模型,访问器函数是虚拟的,成员是受保护的而不是本地的。”
什么是访问器?为什么它必须是虚拟的?
【问题讨论】:
标签: system-verilog uvm