【发布时间】：2019-02-19 05:52:41
【问题描述】：
Error(13356) 循环必须在 Quartus II 5000 次迭代内终止
【问题讨论】：
-
不要改变迭代限制，修复你的代码。除非你有一个非常大的设计，否则你不应该接近 5000 次迭代。
标签： compilation verilog intel fpga quartus
【发布时间】：2019-02-19 05:52:41
【问题描述】：
通过以下方式更改迭代限制：
分配 -> 设置 -> 编译设置 -> 高级设置（综合） -> 常量 Verilog 循环的迭代限制
版本：18.1
【讨论】：