在 Hennessy/Patterson 第 5 版第 360 页的“计算机体系结构”一书中，他们描述了 MSI 协议，并写了如下内容：
如果线路处于“独占”状态（已修改），则在从总线接收到“Write Miss”时，当前 CPU 1) 将线路写回总线，然后 2) 进入“无效”状态。
如果它会被其他 CPU 的连续写入覆盖，为什么我们需要回写该行？
这是否与每个 CPU 应该看到相同的写入有关？ （但我不明白为什么看不到其他 CPU 的这个特定写入是个问题）
这是他们书中的协议（绿色的问题，紫色的很清楚：我们需要回写以便向请求 CPU 提供线路）：
【问题讨论】：
标签： cpu-architecture cpu-cache
在 MSI 协议中，将修改后的数据写回内存并不是绝对必要的。状态图似乎还假设系统具有低成本的内存访问（即使在另一个缓存中发现处于共享状态时，数据也由内存提供）和连接到内存接口的共享总线。
但是，修改后的数据不能像共享状态那样简单地被删除，因为请求的处理器可能只修改缓存块的一部分（例如，只有一个字节）。块中未被请求处理器修改的任何部分都必须在内存中或在请求处理器处仍然可用（其他处理器已经使其副本无效）。使用共享总线和低成本内存访问，添加回写到内存与仅将数据通信到其他处理器的成本差异很小。
此外，即使在具有字大小缓存块的字寻址系统上，保持旧数据可用也可以推测性地发送写未命中请求（如乱序执行或预取写）没有正确性问题。
（对已修改[或作为已修改超集的有效]状态的每字节跟踪将允许以额外的状态位和更复杂的通信系统为代价来避免某些数据通信。）
【讨论】：
if ReadMiss on the bus and state is Shared/Modified then _attempt to _share data: place cache block on bus——看起来数据是由缓存提供的，而不是由内存提供的。