我把扰码器和解扰器模块分别放在vhdl中，但是解扰器的结果和扰码器的输入不一样答案

【问题标题】：I put scrambler and descrambler module in vhdl respectively but the result of descrambler is not as same as the input of scrambler我把扰码器和解扰器模块分别放在vhdl中，但是解扰器的结果和扰码器的输入不一样
【发布时间】：2019-05-06 11:12:54
【问题描述】：

我已经对 10G 以太网的扰频器进行了编码。我从 ieee802.3ae 标准中找到了多项式。在文档中绘制了一个框图（49-10,49-8）。当我分别放置加扰器和解扰器模块时。我在解扰器的输出上看不到扰频器的输入。我的问题在哪里？我该如何解决？

我已经尝试过反向位顺序，但它对我没有帮助。 :(

--I0 为解扰器输入 --我的解扰器

    O0(  38 downto  0 ) <= I0(  38 downto  0 ) XOR I1( 63 downto 25 ) XOR 
    I1( 44 downto  6 );
    O0( 57 downto  39 ) <= I0( 57 downto  39 ) XOR I0( 18 downto  0 ) XOR 
    I1( 63 downto 45 );
    O0( 63 downto 58 ) <= I0( 63 downto 58 ) XOR I0( 24 downto 19 ) XOR 
    I0(  5 downto  0 );
    I1  <= I0;

--I0 是加扰器输入 --我的加扰器

    OO1 <= O0;
    O0( 38 downto  0  ) <= OO1( 63 downto 25 )  XOR OO1( 44 downto 06 ) 
    XOR I0( 38 downto  0  );
    O0( 57 downto  39 ) <= O0 ( 18 downto  0 )  XOR OO1( 63 downto 45 ) 
    XOR I0( 57 downto 39  );
    O0( 63 downto  58 ) <= O0 ( 24 downto 19 )  XOR  O0( 5  downto 0  ) 
    XOR I0( 63 downto 58  );

我的预期结果是我提取到加扰器中的数据与解扰器结果之间的相似性。Figure 49-8 scrambler ieee802.3ae Figure 49-10 descrambler ieee802.3ae

【问题讨论】：

该代码是否在进程中？
是的，我没有任何语法错误。我的问题是关于功能的，我是否正确编码了 Fig49-8 ？

标签： vhdl ethernet scramble raw-ethernet

【解决方案1】：

我已经解决了我的问题，我的问题是对 Fig49-8 的误解。我在一个时钟内实现了 64 位加扰器。

【讨论】：

什么是误解/什么是正确的代码？