Vivado SoC Zynq：创建定制 IP答案

【问题标题】：Vivado SoC Zynq: creating custom IPVivado SoC Zynq：创建定制 IP
【发布时间】：2016-11-25 22:27:16
【问题描述】：

我正在尝试学习本实验室教程，以在 Vivado 中创建自定义 IP。谁能解释一下第 6 页步骤 1-3-9 中代码的含义。我真的不明白这些语法的含义。

链接：http://www.dc.uba.ar/materias/CoDisenio/2015/c2/descargas/lab3.pdf

代码如下：

lab3_user_logic # (
.LED_WIDTH(LED_WIDTH)
)
U1(
.S_AXI_ACLK(S_AXI_ACLK) , 
.slv_reg_wren(slv_reg_wren) , 
.axi_awaddr(axi_awaddr[C_S_AXI_ADDR_WIDTH-1:ADDR_LSB]) ,
.S_AXI_WDATA(S_AXI_WDATA) , 
.S_AXI_ARESETN(S_AXI_ARESETN),
.LED(LED)
);

非常感谢。

【问题讨论】：

您使用的是 VHDL 标签，而您的代码 sn-p 似乎是 Verilog，
我对 Verilog 代码一无所知。能否请您简要解释一下这些代码的含义？
您可以免费下载IEEE Std 1800-2012供您个人使用。见附件 A.4.1.1 模块实例化解释语法。包含参数值分配的第一部分 (#(...)) 等效于通用映射。第二部分是一个分层实例，有一个端口连接列表，带有命名端口连接（如 VHDL 端口映射方面）。另请参阅第 23 条模块和层次结构，23.3 模块实例（层次结构）。

标签： vhdl vivado zynq soc

【解决方案1】：

lab3_user_logic 模块在上面的代码中被实例化了。 “#(”和“)”之间的代码段表示为该实例设置的参数。名称 U1 是实例名称。它下面的所有代码行都是模块的 I/O 信号（端口）。它们要么由它们在 U1 存在的范围内连接到的信号进行采样/驱动

问候，巴拉德瓦吉

【讨论】：