【发布时间】：2016-10-27 03:52:30
【问题描述】：
当综合完成后，我会得到很多文件，如 .fw、.mcs、.prm 以及 .bit 文件，我们可以将 .bit 文件以外的其他文件转储到 FPGA 中吗？项目模式和非项目模式哪个更有利？编码是在verilog中完成的。
【问题讨论】：
标签： verilog xilinx synthesis vivado
【发布时间】：2016-10-27 03:52:30
【问题描述】：
最好的解释可能在赛灵思文档 UG892 中找到，该文档可以从他们的网站下载。第 2 章第 18 页给出了详细信息：
基本上在项目模式下，您可以添加复制到新目录结构中的文件，设置选项并设置您需要的综合/布局和布线运行，然后 Vivado 管理实际命令运行。它更像是 IDE 中的一个按钮流程，但也可以编写脚本（同样，所有设置都在前端，然后您基本上说“开始”，它就会知道需要做什么）。
在非项目流程中，您可以完全控制编译过程（不复制文件，它们只是从您提供的位置使用）和综合过程，并管理您自己运行的所有设置和命令.编写脚本需要 TCL 知识，但文档中有示例流程。
我们使用非项目流程，因为它不使用二进制项目文件，并且完全由 TCL 和 Makefile 编写脚本（这不是 Vivado 工作方式不可或缺的一部分，但让我们的生活变得如此轻松）。虽然设置起来有点棘手，但它为您提供了更多控制权，允许您在任何时候检查设计，并且更容易放入版本控制系统中，因此您可以跟踪约束和构建选项的变化。
【讨论】：