如何添加两个不同大小的向量 VHDL

Question

你好我想问一下，我怎么能在VHDL中添加两个向量，其中一个是7 downto 0，另一个是8 downto 0。我试过这样的东西，但它不起作用。提前谢谢你。

IS_CARRY <= '0' & (IN1 + IN2)

Answer 1

您需要将较短的向量扩展为 9 位，然后进行加法。

声明：

signal in1 : UNSIGNED(7 downto 0);
signal in2 : UNSIGNED(8 downto 0);
signal res : UNSIGNED(8 downto 0);

例子：

res <= ('0' & in1) + in2;

---

不建议使用STD_LOGIC_ARITH 和STD_LOGIC_UNSIGNED。请改用NUMERIC_STD。在STD_LOGIC_VECTORs 上做算术不是很好的风格。为此，请使用 SIGNED 和 UNSIGNED 类型。