生成文件中的变量目标

Question

我正在尝试编译一组目标。然而，它似乎只做第一个。下面是显示错误的我的 makefile 的删减。

  OBJECTS = abc def ghi
  SOURCES = abc.c def.c ghi.c

  $(OBJECTS):     $(SOURCES)
          @echo target is $@, source is $<

在外壳中，

  $ touch abc.c def.c ghi.c
  $ make

当我运行 make 我得到以下输出：

  target is abc, source is abc.c

所以它似乎只运行第一个目标。

如果我将 $

  target is abc, source is abc.c def.c ghi.c

我的问题，是否可以像 (%: %) 模式那样对变量进行扩展？

Answer 1

试试这个：

  OBJECTS = abc def ghi

  all: $(OBJECTS)

  $(OBJECTS):%:%.c
          @echo target is $@, source is $<

问题是

1. 默认目标（如果您只键入 `make`，Make 会选择该目标）是 makefile 中的第一个目标，即 `abc`。
2. 您为每个对象设置了所有个来源的先决条件。也就是说，所有三个来源都是 `abc` 的先决条件。它们也是 `def` 和 `ghi` 的先决条件。