Makefile需要运行定义两次，一次添加到计数器，第二次编译

Question

我有以下生成文件：

aCpp:=$(call rwildcard,$(srcDir),*.cpp)
aObjs=$(aCpp:.cpp=$(objEnd))
aObj=$(aObjs:$(srcDir)%=$(objDir)%)

totalCpp=$(words $(aCpp))
processed=    
$(objDir)%$(objEnd): $(srcDir)%.cpp
    $(CC) -MM -MP -MT $(df)$(objEnd) -MT $(df).d $(CFLAGS) $< > $(df).d
    $(CC) -c $< $(CFLAGS) -o $@
    $(eval processed+= x)
    @echo "$(words $(processed)) out of $(totalCpp) compiled."

default: $(aObj)

我需要做的是让makefile测试并查看文件是否需要编译，然后如果它确实向变量添加了一个计数器，但没有编译，一旦所有这些都完成了，我就需要它再次进行编译。我或多或少需要$(objDir)%$(objEnd): $(srcDir)%.cpp 定义运行两次，但有两个不同的定义。

我想要这样做的全部原因是有一种更准确的方法来测量实际需要编译的文件数量而不是 5 out of 14 files processed. All done! 我希望它是模块化的并说 3 out of 3 或在下一个7 out of 8 而不是文件总数。

我是否必须在一个 makefile 中运行计数，将结果放在一个文件中，然后运行第二个 makefile？

Answer 1

我找到了解决办法，结果如下：

CC=g++

objDir=obj/

srcDir=src

df=$(objDir)$(*F)

rwildcard=$(wildcard $1$2) $(foreach d,$(wildcard $1*),$(call rwildcard,$d/,$2))

aCpp:=$(call rwildcard,$(srcDir),*.cpp)
aObjs=$(aCpp:.cpp=$(objEnd))
aObj=$(aObjs:$(srcDir)%=$(objDir)%)

processed=
ifdef first
else
totalCpp:=$(shell make first=a)
endif
totalCppFake=

AUTODEPS:= $(patsubst $(srcDir)%.cpp,$(objDir)%.d,$(aCpp))

-include $(AUTODEPS)

$(objDir)%$(objEnd): $(srcDir)%.cpp
ifdef first
    $(eval totalCppFake+= x)
else
    @$(CC) -MM -MP -MT $(df)$(objEnd) -MT $(df).d $(CFLAGS) $< > $(df).d
    @$(CC) -c $< $(CFLAGS) -o $@
    $(eval processed+= x)
    @echo "$(words $(processed)) out of $(words $(totalCpp)) compiled."
endif

default: $(exe)
ifdef first
else
    @echo "Done!"
endif

$(exe): $(aObj)
ifdef first
else
    @$(CC) $(aObj) -o $(exe) $(CFLAGS)
    @echo "Binary created!"
endif

我所做的几乎就是调用一个 shell 命令再次运行 make 文件，如果变量首先存在，则有一个计数器，然后获取它的长度。我突然想到我可以这样做，使用 ifdef 来防止递归（无论如何永远）不断发生，并在我想要编译之前允许它在不编译的情况下工作，这是我主要关心的问题。

我希望我的学习经验也可以帮助任何想做同样事情的人。感谢 Etan Reisner 的帮助，尽管 $?不是我要找的东西。