如何从目录中读取源文件并将目标文件创建到 makefile 中的另一个文件夹中？

Question

我有以下源文件：

% ls 
data_lexicon.c  data_lexicon.h  lex.l           makefile

还有下面的makefile：

% cat makefile
CC              = cc
CFLAGS          = -Wall -std=c89
LDFLAGS         = -ll
OBJFILES        = lex.o data_lexicon.o
TARGET          = lexical_analyzer_1

all:            $(TARGET) lex.c

lex.c:          lex.l data_lexicon.h
                lex -olex.c lex.l

$(TARGET):      $(OBJFILES)
                $(CC) $(CFLAGS) -o $(TARGET) $(OBJFILES) $(LDFLAGS)

clean:
                rm -f $(OBJFILES) lex.c $(TARGET)

如果我这样做make all，我会得到：

% ls 
data_lexicon.c          data_lexicon.o          lex.l
lexical_analyzer_1      data_lexicon.h          lex.c
lex.o                   makefile

到目前为止一切顺利。

但是，我想将源文件（data_lexicon.c、data_lexicon.h、lex.l）移动到文件夹src 并生成中间文件（data_lexicon.o lex.c、lex.o）到obj 文件夹。

我创建了两个文件夹，但我不明白应该如何配置 makefile 文件。

我使用的是 FreeBSD make，所以解决方案越便携越好。

Answer 1

但是，我想移动源文件（data_lexicon.c， data_lexicon.h, lex.l) 到一个文件夹 src 并生成中间 文件（data_lexicon.o lex.c、lex.o）到一个 obj 文件夹中。

人们总是坚持为自己做额外的工作，这让我感到惊讶。您当然可以按照您的描述进行操作，但这需要为目标文件编写明确的规则。

不过，首先，您需要了解make 本身并不真正了解目录。 （无论如何，传统的 make 不知道。GNU make 和其他人可能对它们知之甚少。）也就是说，它对解析文件的不同目录没有任何意义名字。相反，每个目标名称都针对make 的工作目录进行解析。如果你想引用子目录中的某些东西，那么你必须这样说。首先：

OBJFILES        = obj/lex.o obj/data_lexicon.o

规则中的目标名称和先决条件名称类似：

obj/lex.c:      src/lex.l src/data_lexicon.h
                lex -o$@ src/lex.l

这也是支持make 的自动变量的原因之一，例如上面规则中的$@ 表示正在构建的目标的名称。

您的 makefile 目前依赖于make 的内置规则，用于从相应的 C 源文件构建目标文件，但“对应”意味着目标和先决条件名称​​相同，包括任何路径组件, 除了后缀 (.c vs .o)。您将不再拥有data_lexicon.o 的对应关系，因此您需要为其构建它编写一个明确的规则。这部分留作练习。