Verilog中的浮点随机数生成。

【问题标题】：floating point random number generation in verilog.Verilog中的浮点随机数生成。
【发布时间】：2018-04-14 15:48:12
【问题描述】：

有没有办法在verilog 或系统verilog 中生成随机浮点数？更具体地说，通过一些硬件实现？

【问题讨论】：

【解决方案1】：

浮点数只是一些位。因此，生成随机浮点数可以通过生成随机位然后将它们解释为浮点数来完成（或者在 VHDL 和 Verilog 中都称为实数）。

在硬件中生成一系列随机位的标准方法是使用 PRBS 生成器（伪随机位序列生成器）：具有特殊反馈的线性反馈移位寄存器以获得最大序列。根据您想要拥有多长时间的 PRBS，有多种多项式。

对于确切的实现，我建议你搜索 PRBS。

【讨论】：