【发布时间】:2021-10-26 13:53:32
【问题描述】:
在 SystemVerilog 中,您可以将默认网络类型设置为none,如下所示:
`default_nettype none
这会影响其余的编译单元,它们可能包含多个源文件。如果您希望它只影响当前文件,则必须在最后将其设置回wire:
`default_nettype none
// Your code here
`default_nettype wire
但是,这并不理想。即使它已经是none,它也会始终将其重置为wire。有没有办法恢复它设置为none 之前的值?类似于 C++ 的#pragma push()。
【问题讨论】:
-
请注意,将 default_nettype 设置为“none”以外的任何值通常会导致难以调试的编码错误。所以,最好为每个人设置为 none 并修复verilog问题。
-
当然可以。但在我从事的一个庞大项目中,它被设置为
wire,我无法一次解决所有问题。
标签: system-verilog