【问题标题】：Gate Cost of 16 bit Ripple carry adder, and 16 bit (Two Level) Carry Look Ahead Adder16 位纹波进位加法器和 16 位（两级）进位超前加法器的门控成本
【发布时间】：2015-11-24 00:09:50
【问题描述】：
您好，我只是好奇组合 16 位波纹进位加法器和 16 位（两级）进位超前加法器的门限成本是多少。
谢谢
【问题讨论】：
标签：
verilog
system-verilog
circuit
circuit-diagram
iverilog
【解决方案1】：
引用wikipedia:
纹波进位加法器的布局很简单，可以缩短设计时间；但是，波纹进位加法器相对较慢，因为每个全加器都必须等待从前一个全加器计算进位位。通过检查全加器电路可以很容易地计算门延迟。每个全加器都需要三级逻辑。在 32 位纹波进位加法器中，有 32 个全加器，因此关键路径（最坏情况）延迟为 3（从输入到第一个加法器中的进位）+ 31 * 2（用于后续加法器中的进位传播）= 65门延迟。
1 位波纹进位加法器有 1 个全加器。因此，16 位纹波进位加法器有 16 个全加器。
您可能想参考这个diagram，了解全加器电路中有多少个。
其余的将作为你的功课。