SystemVerilog 在命中后禁用覆盖属性

Question

我有一些封面属性，我希望它们会非常频繁地触发，并且我看到它们开始影响我的模拟性能，因为它们触发如此频繁。我不想删除它们，因为我想确保我仍然在打这些属性，但我不在乎我打了多少次。有没有办法在它被击中一次后禁用封面属性，这样它就不会影响模拟性能？

B2BReq : cover property ( 
  @(posedge CLK iff !RESET)
  Intf.ReqValid ##1 Intf.ReqValid
);

我在想这样的事情：

bit cov_disable;
B2BReq : cover property ( 
  @(posedge CLK iff !RESET) disable iff(cov_disable)
  Intf.ReqValid ##1 Intf.ReqValid |=> cov_disable = 1
);

但这是不正确的语法。有没有办法实现这样的目标？

Answer 1

某些工具会在达到特定限制时自动禁用覆盖指令。我知道在 Questa 中，默认设置是在 1 次点击后禁用。

此外，您可以通过简单的暗示获得更好的性能建模

B2BReq : cover property ( 
  @(posedge CLK iff !RESET)
  Intf.ReqValid |-> ##1 Intf.ReqValid;
);

顺便说一句，您正在寻找的语法是

bit cov_disable;
B2BReq : cover property ( 
  @(posedge CLK iff !RESET) disable iff(cov_disable)
  Intf.ReqValid ##1 Intf.ReqValid |=> (1,cov_disable = 1);
);