【发布时间】:2017-04-08 16:46:34
【问题描述】:
SystemVerilog 接口确实简化了我的 FPGA 设计。它们允许我将许多信号路由到逻辑分组中的多个块。我真的很喜欢他们。我将它们与 modports 一起使用来指示输入/输出方向。在我读过的关于 SystemVerilog 的两本书中,介绍了接口,并在 modports 之前显示了语法。在本章/小节的最后,介绍了 modports 作为使用接口的有用方式。据我所知,如果不存在 modport 的概念,我永远不会使用接口。所以,这让我想到了我的问题......
有没有不使用 modports 的接口的使用案例?
用例可以在实现/综合或验证/模拟中。我很想在这里学习有关接口的新知识。我查找了相关问题,但没有看到任何问题。
【问题讨论】:
标签: system-verilog