【发布时间】:2013-09-03 08:56:31
【问题描述】:
假设我有一些过程,我在其中初始化了一些变量。
process (clk) is
variable integer := 0;
begin
if (clk'event and clk='1') and (integer<32) then
integer := integer +1;
end if;
if (integer = 32) then
BusyOUT <= '1'; -- This is some outside signal
end if;
end proces;
每次 clk 处于上升沿时,此代码会将整数设置为 0(因为它将执行整个代码),还是仅将整数初始化为 0 一次(在第一次读取时钟的上升沿时,因为它在灵敏度列表),而不是每次 clk 处于上升沿时递增它,直到达到 32,然后它会激活控制 BusyOUT 信号(一些外部信号),它会停止提升整数?
提前致谢, 博扬
【问题讨论】:
标签: variables process integer signals clock