Verilog中使用任务的正确方法

Question

我有一个用于 FIFO 的 Verilog 测试平台，我认为使用任务来执行推送和弹出会比我现在所做的更有效。目前，我使用一系列repeat (ticks) @ (negedge clk) 语句来推送、弹出或推送和弹出一个长的初始开始/结束块。

这使得代码丑陋且难以阅读。我宁愿有一个任务，push_task(ticks)，我可以打电话。像这样的 -

initial begin
    task_push(5);
    task_pop(2);
    task_push(10);
    ...
end

问题是，如果我这样写我的push_task -

task push_task;
    input [31:0] ticks;
    repeat (ticks) begin
            push <= 1'b1;
            push_data <= $random % (2**DATA_WIDTH);
            @ (negedge clk);
            push <= 1'b0;
        end
    end
endtask

我有一个类似的pop_task，然后我可以推送或弹出，但不能同时进行。如何让两者同时执行或按顺序执行，具体取决于我想要做什么？

一个明显的方法是创建第三个任务，两者兼而有之。另一种方法是有一个具有三个输入、滴答声、推送和弹出的单一任务，并根据任务的输入是否被断言来断言推送和弹出.

有没有人有另一种（更好的？）方法来做到这一点？我可以在网上找到大量关于任务的语法是什么以及如何编写它们的信息。没有太多关于正确使用它们的方法是什么。

Answer 1

使用fork-join 进行并行操作，begin-end 用于顺序操作。允许嵌套。

例如：

initial begin
  task_push(10);
  fork // parallel operations
    task_push(4);
    task_pop(7);
  join
  // back to sequential
  fork // another parallel operation
    task_push(6);
    begin // sequential within parallel
      task_pop(2);
      @(negedge clk); // no pop for one cycle
      task_pop(3);
    end
  join
end

---

_{仅供参考，我建议将您的任务更改为更像以下内容。标头更常规； IEEE1364-2001 及更高版本和 IEEE1800 样式，而不是传统的 IEEE1364-1995 样式。将分配移动到循环外的push 将在模拟中节省一些 CPU 周期。您的 CPU 时间可能无关紧要，但在扩展到更大的项目时需要考虑。}

task push_task(input [31:0] ticks);
begin
  push <= 1'b1;
  repeat (ticks) begin
    push_data <= $random % (2**DATA_WIDTH);
    @(negedge clk);
  end
  push <= 1'b0;
end
endtask