可视化 yosys 输出不起作用答案

【问题标题】：visualizing yosys output not working可视化 yosys 输出不起作用
【发布时间】：2016-03-26 21:16:57
【问题描述】：

我正在使用（可能不正确！）命令

yosys -f verilog -p "prep; show stretch count.dot" count.v

以下简单示例

module count(input clk,output [7:0] LEDS);

reg [26:0] count;
assign LEDS = count[26:19];

always @(posedge clk) begin
    count <= count + 1;
end

endmodule

它无法正常工作，因为我不希望向我不想要的文件名提供任何输出...

3. Generating Graphviz representation of design.
Writing dot description to `/home/chris/.yosys_show.dot'.
ERROR: Nothing there to show.

这样做的正确方法是什么？

【问题讨论】：

标签： fpga dot yosys

【解决方案1】：

您显然正在寻找的命令行是：

yosys -p "prep; show -stretch -prefix count -format dot" count.v

【讨论】：