【发布时间】:2015-06-18 15:58:34
【问题描述】:
拥有一个简单的测试平台,例如:
entity tb is
end entity;
architecture syn of tb is
signal show : boolean;
begin
show <= TRUE after 10 ns;
end architecture;
ModelSim GUI 允许使用 Tcl 脚本进行仿真和波形查看 “all.do”与:
vlib pit
vcom -work pit tb.vhd
vsim pit.tb
add wave sim:/tb/show
run 20 ns
ModelSim GUI 控制台中do all.do 的位置将生成库、编译、加载 tb 模型并显示波形:
如何为类似的模拟制作类似的简单 Tcl 脚本 使用 Aldec Active-HDL 模拟器?
【问题讨论】:
-
Active-HDL 文档和大多数支持不适用于 ALDEC 网站上的非注册客户。我们其他人都可以看到类似Running Active-HDL in the Tool Shell Mode 的东西(谷歌搜索Do script Active-HDL,第一个命中)。或许您可以描述一下您目前是如何研究您的问题的?
-
谢谢,我遇到了Running Active-HDL in the Tool Shell Mode](aldec.com/en/support/resources/documentation/articles/1144),但这仅描述了
bin\vsimsa.exe的纯批处理方法,因此不方便查看波形。到目前为止,我还没有找到如何使用 Tcl 从 GUI 创建库,请参阅stackoverflow.com/q/30894538/3989931。我已经成功地使用 GUI 向导中的公会进行了编译,但是这些将源代码复制到本地目录,并且看起来不适合用于模拟的自动化和批处理方法。
标签: vhdl active-hdl