【发布时间】：2016-12-07 08:48:25
【问题描述】：
我想从 AVR 将 128 位值逐位发送到 FPGA。 FPGA 预计会发生以下事务：
1）RST信号清除FPGA的128位寄存器。走高，然后走低。 “CLOCK”信号设置为低电平。
2) ENABLE 位设置为高，表示正在进行传输。
3) INPUT 位设置为 arrayOfBinaryValues[i] 的值。
4a) CLOCK 信号变高。在前沿，INPUT 的值存储在 FPGA 的位置 i。
4b) CLOCK 信号变低。
4c) INPUT 位设置为 arrayOfBinaryValues[i]
的下一个值
[重复 4a-4c 直到发送整个数组]
所以，我编写了一个函数来完成这项工作。它分阶段发生。第 1 步，用户输入一个 32 个字符的值，该值存储为 c 字符串。由于这些是字符，我必须将它们转换为相应的十六进制值：
void transmitToFPGA(unsigned char hash[32]) {
// convert the characters to their corresponding hex values
unsigned char hash_hex[32];
unsigned char j = 0;
SET_BIT(FPGA_DDR,MD5_RST); // sets reset bit high
for (unsigned char i=0; i<32; i++) {
switch (hash[i]) {
case '0': hash_hex[i] = 0x00; break;
case '1': hash_hex[i] = 0x01; break;
case '2': hash_hex[i] = 0x02; break;
case '3': hash_hex[i] = 0x03; break;
case '4': hash_hex[i] = 0x04; break;
case '5': hash_hex[i] = 0x05; break;
case '6': hash_hex[i] = 0x06; break;
case '7': hash_hex[i] = 0x07; break;
case '8': hash_hex[i] = 0x08; break;
case '9': hash_hex[i] = 0x09; break;
case 'A': hash_hex[i] = 0x0a; break;
case 'B': hash_hex[i] = 0x0b; break;
case 'C': hash_hex[i] = 0x0c; break;
case 'D': hash_hex[i] = 0x0d; break;
case 'E': hash_hex[i] = 0x0e; break;
case 'F': hash_hex[i] = 0x0f; break;
default: hash_hex[i] = 0x00; break;
}
}
然后我尝试将相应的位转换为二进制值数组，如下所示：
unsigned char hash_bin[128];
for (unsigned char i=0; i<32; i++) {
hash_bin[j] = hash_hex[i] & 0x01; j++;
hash_bin[j] = hash_hex[i] & 0x02; j++;
hash_bin[j] = hash_hex[i] & 0x04; j++;
hash_bin[j] = hash_hex[i] & 0x08; j++;
}
然后我进行传输
// conduct transmission
CLR_BIT(FPGA_DDR,MD5_RST); // clear reset
delay_ms(1);
CLR_BIT(FPGA_DDR,AVR_CLK); // AVR_CLK = 0
delay_ms(1);
CLR_BIT(FPGA_DDR,AVR_EN); // AVR_EN = 0
delay_ms(1);
CLR_BIT(FPGA_DDR,AVR_IN); // AVR_IN = 0
delay_ms(1);
for (unsigned char i=0; i<128; i++) {
CLR_BIT(FPGA_DDR,AVR_CLK); // AVR_CLK = 0
delay_ms(1);
SET_BIT(FPGA_DDR,AVR_EN); // AVR_EN = 1
delay_ms(1);
if (hash_bin[i] == 0) { // AVR_IN = hash_bin[i]
CLR_BIT(FPGA_DDR,AVR_IN);
} else {
SET_BIT(FPGA_DDR,AVR_IN);
}
delay_ms(1);
t SET_BIT(FPGA_DDR,AVR_EN); // AVR_CLK = 1
delay_ms(1);
}
}
不幸的是，这似乎不起作用，我也不完全确定为什么。我怀疑我执行转换的方式无法正常工作。有人有什么见解吗？
编辑：这是此代码与之通信的 VHDL 模块：
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
entity SPI_Slave is
Port ( AVR_IN : in STD_LOGIC;
AVR_CLK : in STD_LOGIC;
RST : in STD_LOGIC;
ENABLE : in STD_LOGIC;
READY : out STD_LOGIC;
HASH_OUT : out STD_LOGIC_VECTOR (127 downto 0) := x"00000000000000000000000000000000" );
end SPI_Slave;
architecture Behavioral of SPI_Slave is
shared variable count : integer := 0;
signal hash : std_logic_vector(127 downto 0);
begin
PROCESS(AVR_CLK, ENABLE)
BEGIN
IF (ENABLE = '1') THEN -- If ENABLE is HIGH
IF (rising_edge(AVR_CLK)) THEN -- If CLK goes HIGH
IF (RST = '1') THEN -- If RST is HIGH
hash <= x"00000000000000000000000000000000"; -- then zero HASH_OUT and count
count := 0;
READY <= '0';
ELSE -- Otherwise, if RST is LOW
IF (count > 126) THEN
hash(count) <= AVR_IN;
HASH_OUT <= hash (127 downto 0);
READY <= '1';
count := count + 1;
ELSE
hash(count) <= AVR_IN;
count := count + 1;
READY <= '0';
END IF;
END IF;
END IF;
END IF;
END PROCESS;
end Behavioral;
【问题讨论】：
-
您确定您的计时顺序正确吗？指令说你应该写数据，然后选通时钟高低。
-
我在 VHDL 测试平台中测试了时钟序列，从所有外观来看它都是正确的。如果您认为 C 没有问题，我可以重新检查它的这方面。这是我编写的所有自定义模块。 Prolly 本来可以做 SPI，但这有点像 hack 和个人练习。
-
您没有在循环结束时将时钟拉低，而是在开始。其中第 4a) 条说“输出被写入......”这意味着“你已经写入的输出被传输”，而 not“这是你写入数据的时候。”
-
在循环开始时将时钟拉低，然后设置输入位，然后将时钟拉高。 FPGA 在上升沿设置位。如果我的描述没有反映这一点，我的错误。
-
将“位转换为二进制值数组”的那一步对我来说毫无意义。在十六进制到二进制转换之后，您应该能够直接从最终得到的 128 位数组发送位。