【问题标题】:How to merge synthesis results in Vivado如何在 Vivado 中合并综合结果
【发布时间】:2018-03-26 14:41:13
【问题描述】:

我有一个带有嵌入式 Block Design 的 Vivado 设计。它创建大约 150 次上下文运行(合成)和最终合成运行。不幸的是,最终的综合运行只包含一个顶级包装器和黑盒。

我希望将最终的顶级 DCP 和所有脱离上下文运行的 DCP 合并为一个大 DCP。然后可以将其用作在我的 CI 环境中运行的独立实现的输入。

如何将所有这些 DCP 合并为一个大 DCP?


DCP = 设计检查点

【问题讨论】:

  • 上下文的帮助之大令人惊讶。 UG904 Vivado Design Suite 用户指南开始实施流程 “• 在非项目模式下,您使用 link_design 命令加载设计。”您可以放心地说它在文档中。唯一的问题是有数千行文档。

标签: fpga xilinx synthesis vivado netlist


【解决方案1】:

使用 read_checkpoint 将所有检查点加载到 Vivado 中,然后使用 link_design 将它们链接在一起。之后就可以写出一个统一的checkpoint了:

read_dcp top.dcp
read_dcp child0.dcp
...
read_dcp child149.dcp
link_design
write_checkpoint unified.dcp

【讨论】:

    猜你喜欢
    • 1970-01-01
    • 1970-01-01
    • 1970-01-01
    • 1970-01-01
    • 1970-01-01
    • 1970-01-01
    • 1970-01-01
    • 1970-01-01
    • 1970-01-01
    相关资源
    最近更新 更多