如何在 xilinx verilog 中使用 M2_1 MUX 或 FD 触发器等默认模块？答案

【问题标题】：How to use default modules like M2_1 MUX or FD flipflop in xilinx verilog?如何在 xilinx verilog 中使用 M2_1 MUX 或 FD 触发器等默认模块？
【发布时间】：2017-07-03 04:25:33
【问题描述】：

我可以在 xilinx 原理图 中使用这些默认模块，例如 M2_1 MUX、FD 触发器 等。

在 verilog 中，我只能使用 基本门，例如 and, or ,not,xor 等。

但是我可以在verilog中使用这些内置的Multiplexer（M2_1）或Flipflop（FD）吗？，因为如果我使用行为代码，在某些情况下可能会在synopsis或xilinx中合成不佳.我也想使用系统级设计。

请帮我解决这个问题。 我是否需要包含任何库才能访问它（内置门）？

请提供示例代码。我希望在 verilog 中直接实例化这些（Mux 和 Flipflop），就像 and，or 等等

【问题讨论】：

标签： verilog system-verilog xilinx xilinx-ise

【解决方案1】：

是的，您可以在 verilog 中使用它们。 Xilinx 提供用户指南(example for 7 series here)

我提供链接的用户指南提供了 FDCE 触发器的示例，例如（第 131 页）：

// FDCE:Single Data Rate D Flip-Flop with Asynchronous Clear and
// Clock Enable (posedge clk).
// 7 Series
// Xilinx HDL Libraries Guide, version 2012.2 
FDCE #(
    .INIT(1'b0)
    // Initial value of register (1'b0 or 1'b1)
)
FDCE_inst
(
    .Q(Q),
    // 1-bit Data output
    .C(C),
    // 1-bit Clock input
    .CE(CE),
    // 1-bit Clock enable input
    .CLR(CLR),
    // 1-bit Asynchronous clear input
    .D(D)
    // 1-bit Data input 
);
// End of FDCE_inst instantiation

【讨论】：

谢谢，这是一个很大的帮助。那么多路复用器呢。我们是否必须通过基本门来实现它，或者我们可以像那样实例化它。
对于多路复用器，该文档提供了 MUXF7 原语和 LUT 类型的多路复用器，例如 MUXF7 MUXF7_inst ( .O(O), //Output of MUX to general routing .I0(I0), // Input (tie to LUT6 O6 pin) .I1(I1), // Input (tie to LUT6 O6 pin) .S(S) // Input select to MUX ); 。但我不确定这是否是你要找的。span>