xilinx 布局约束在 FPGA 的四个角落实现设计答案

【问题标题】：xillinx placement constraint to implement design in four corner of FPGAxilinx 布局约束在 FPGA 的四个角落实现设计
【发布时间】：2017-12-16 07:49:55
【问题描述】：

我想在 FPGA 的四个角落实现我的 HDL 设计。我该怎么做？

在 ISE 中综合我的 HDL 代码后，如何强制将我的设计放置在 FPGA 中？

我可以使用 FPGA 编辑器吗？还是提前计划？如何配置这些工具？

请帮忙。

【问题讨论】：

而且我也认为它在堆栈溢出范围内。
这个问题应该被迁移到electronics.stackexchange.com，它确实涵盖了一些 fpgas。可能还有另一个更特定于 fpags 的 stackexchange 站点。
您应该使用 PlanAhead 为您的组件定义 pblock。然后你可以将这些 pblocks 放在模具的角落。
奇怪的是，任何人都应该对这个问题投反对票，或者投票结束。这是 FPGA 的主题。
@JHBonarius：抱歉，很困惑。 OP 希望将电子设备放置在芯片上的特定位置。这一直是满足时序和减少布线拥塞的主要工具，而且赛灵思一直 - 至少从 4K 系列开始 - 无论如何 - 提供了使用原理图或 HDL 属性或约束的方法来做到这一点。当然，鉴于此，对于constraints、vhdl、verilog 和fpga 标签来说，这是一个有效的问题？

标签： constraints vhdl verilog fpga placement

【解决方案1】：

由于您使用的是 Xilinx，请下载 UG903，并阅读第 8 章和第 9 章。另请参阅分层设计指南 (UG905/UG946)，了解 pblock 的介绍。但是，您可能需要继续使用 Vivado 才能正确使用 pblock - 我不确定。

【讨论】：

无链接，无上下文...How do I write a good answer?：“始终引用重要链接中最相关的部分，以防目标站点无法访问或永久离线。”我>
这不是针对学童的手持服务。鉴于她听说过工艺变化，OP 清楚地知道她的要求，并且大概能够访问 Xilinx 网站并搜索用户指南。
如果 OP '清楚地知道她的要求'，为什么她不费心自己去查找 xilinx 用户指南（网站上很容易找到）？附：我没有 dv 任何东西。