【发布时间】:2019-12-10 21:17:38
【问题描述】:
我有这个问题。控制器是否有更多的闪存从控制器消耗更多的能源,而类型的闪存更少,并且所有其他参数都相等。这个问题是理论上的。我对 RAM 也有同样的要求?
【问题讨论】:
标签: controller flash-memory energy
我有这个问题。控制器是否有更多的闪存从控制器消耗更多的能源,而类型的闪存更少,并且所有其他参数都相等。这个问题是理论上的。我对 RAM 也有同样的要求?
【问题讨论】:
标签: controller flash-memory energy
通常情况下,更高密度(容量)的存储器采用更小的(即 14nm)工艺制造,工艺越小,获得的 (DC) 泄漏电流就越大。这是通过硅泄漏的未使用能量。这也取决于硅芯片的物理尺寸和芯片数量。当存储芯片堆叠时,面积是累加的(直流电源)。因此,堆叠 8 层的旧 1MB 闪存芯片的泄漏电流比 1 层 8MB 芯片高得多。
较大的能量消耗是电压 * 电流 * 频率 (AC) 项。这个功耗在 DRAM 上是 75% 左右,但不知道 flash 的比例是多少,可能差不多。
在增加功率方面通常是空闲、读取、列更改 (DRAM)、写入、刷新 (DRAM),然后是擦除 (Flash)。
最新的记忆在空闲时变得非常有效。所以以上75%目前可能高达85%以上。我有一段时间没有计算或测量了,抱歉。
SRAM 仅使用每次读取或写入的功率。其余时间几乎没有。
【讨论】:
一些说明:
动态功耗与<data change frequency> x <Capacitance> x <Voltage^2>成正比,这里的C代表电容,而不是电流。这是执行 READ/WRITE/ERASE 操作时的主要因素。
泄漏功率与面积或逻辑/SRAM/FLASH 成正比。这是逻辑/SRAM/FLASH空闲时的主要因素。
与片上 SRAM 的通信比片外 FLASH 更节能,因为在通信中会消耗额外的功率:信号通过通常以标准逻辑电压的两到四倍工作的焊盘单元驱动。板载线的电容比片上路由高几个数量级,数据需要多次复制到FLASH接口主从侧的内部触发器,以支持通信协议和同步信号。这意味着 SRAM 访问延迟低于访问 FLASH。
除了更便宜之外,带有闪存的系统也是模块化的 - 同一个芯片可以用于不同闪存大小的多个板上。
FLASH 块在变得不可用之前可以支持的写入/擦除周期数是有限的。更大的 FLASH 设备可以将写入/擦除操作分散到更大的内存块集合中,从而延长有效寿命和有效大小。
【讨论】: